岗位职责
1、负责ASIC后端设计实现，实现block/chiplevelFloorplan/Placement/CTS/Routing/PhysicalVerification;2、负责根据后端的实际PR情况，协助前端做设计或约束文件的改进;3、负责功耗分析、电源完整性分析;4、负责Perl/TCL/Shell后端设计脚本开发，负责公司数字后端设计流程的维护和完善;5、与工艺厂及IP厂家沟通，负责设计前的准备工作及流片前数据确认；6、撰写设计过程中的相关技术文档，总结技术专题等。任职资格1、本科及以上学历，电子、微电子、通信工程等相关专业；2、5年以上数字后端设计工作经验；3、需了解综合、静态时序分析、形式验证、DFT等整个数字IC后端设计流程;4、拥有chiplevelFloorplan/Placement/CTS/Routing/PhysicalVerification方面的经验;5、拥有DFT的实际项目经验，熟悉常用DFT工具;6、熟悉STA静态时序分析及低功耗设计与分析;7、拥有低功耗设计的经验，IRdrop分析，根据power分析修正设计，熟悉UPF/CPF优先;8、熟练使用主流的芯片数字设计工具，例如DC，ICC/ICC2，EDI/INNOVUS，PT，Calibre;9、熟练使用Tcl，Perl，Python等脚本建立自程;10、具备SoC及高速IP的物理设计与实现经验优先；11、有40nm及以下工艺的后端设计和signoff经验优先;12、有团队带领及良好的沟通协调能力；良好的英文沟通能力；工作负责，积极主动，抗压能力强。福利待遇1、12薪+年终奖金，年度调薪，优秀员工奖金;2、签订正式劳动合同，入职即缴纳五险一金;3、每周活动日、季度团建、年度体检、全薪病假、带薪年假、节假日福利;4、工作时间(弹性制)：上午9:00-9:30，下午18:00-18:30，双休制。职能类别：数字后端工程师关键字：电子tcl技术文档perldc功耗分析后端设计静态时序分析低功耗设计block
工作地址
成都-温江区 （成都-高新区天府软件园-B区B6-402） 查看地图
请注意风险防范：任何企业让你交钱的行为都是诈骗！如有异常
工作推荐-简简
添加微信
