1、完成模块从算法/协议到架构的实现； 2、完成模块的RTL实现及相关验证工作； 3、完成模块的PPA（Performance，Power，Area）评估分析及优化； 4、参与算法/协议/架构的评估与优化； 5、参与模块的FPGA验证及芯片调试； 6、参与技术方向的规划和解决方案的评估。 任职要求： 1、微电子、计算机、通讯工程等相关专业本科以上学历； 2、1年以上的ASIC相关设计经验； 3、熟悉数字电路设计流程，具有扎实的数字电路设计功底； 4、精通Verilog HDL或System Verilog，有良好的编码风格； 5、熟悉AMBA总线协议(AXI/APB/AHB)，有CPU、GIC等开发和调试经验者优先； 6、具有良好的英文读写能力； 7、学习能力强，愿意积极主动的学习新知识，并能对新知识加以运用； 8、具有开拓创新精神、乐于迎接挑战和良好的团队合作精神。
微信公众号
